摩爾定律遇到發展瓶頸,但市場對芯片性能的要求卻沒有降低。在這種情況下,芯片也開始進行多方位探索,以尋求更好的方式來提升性能。通過近些年來相關半導體企業發布的成果顯示,我們發現,芯片正在從二維走向三維世界——芯片設計、芯片封裝等環節都在向3D結構靠攏。

晶體管架構發生了改變


當先進工藝從28nm向22nm發展的過程中,晶體管的結構發生了變化——傳統的平面型晶體管技術(包括體硅技術(Bulk SI)和絕緣層覆硅(SOI)技術等)的發展遇到了瓶頸,為了延續摩爾定律,擁有三維結構的FinFET技術出現了。

在傳統晶體管結構中,控制電流通過的閘門,只能在閘門的一側控制電路的接通與斷開,屬于平面的架構。在FinFET的架構中,閘門成類似魚鰭的叉狀3D架構,可于電路的兩側控制電路的接通與斷開。這種設計可以大幅改善電路控制并減少漏電流(leakage),也可以大幅縮短晶體管的閘長。

2011年5月英特爾宣布使用FinFET技術,而后臺積電、三星也都陸續采用FinFET。晶體管開始步入了3D時代。在接下來的發展過程中,FinFET也成為了14 nm10 nm7 nm工藝節點的主要柵極設計。

FinFET是胡正明教授基于DELTA技術而發明的,由于FinFET技術為半導體的創新帶來了新契機,國際電子電氣工程學會(IEEE)授予了胡正明2020年IEEE榮譽獎章,IEEE稱其獲獎是“開發半導體模型并將其投入生產實踐,尤其是3D器件結構,使摩爾定律又持續了數十年。”

2015年曾有報道稱,FinFET未來預期可以進一步縮小至9nm。發展至今,我們也看到,FinFET技術仍然還被用于7nm中,但從市場發展中看,FinFET技術還沒有走到盡頭,根據臺積電2019中國技術論壇上的透露的消息顯示,臺積電在今年第二季度量產的5nm中,將使用High Mobility Channel FinFET的節點。

3D封裝引發新的競爭


除了晶體管結構走向了3D以外,封裝技術也在向3D方向發展。有報道指出,用先進封裝技術提供的高密度互聯將多顆Chiplet包在同一個封裝體內,將是未來的發展趨勢。而在這其中,3D封裝將產生巨大的影響。

日前,AMD在其2020年財務分析師日發布了其新型的封裝技術——X3D封裝,據悉,該技術是將3D封裝和2.5D封裝相結合。AMD稱其X3D芯片封裝技術將把其MCM帶入三維,并將帶寬密度提高10倍。

在CES 2019展會上,Intel也正式公布了Foveros 3D立體封裝技術,Foveros 3D可以把邏輯芯片模塊一層一層地堆疊起來,而且可以做到2D變3D后,性能不會受到損失,電量消耗也不會顯著增加。據wikichip的消息顯示,第一代Foveros是采用英特爾的10 nm工藝引入的,它具有每比特0.15皮焦耳的超低功率,其帶寬是類似2.5D Si中介層的 2-3倍,并且可擴展至3 W至1 kW。

而我們都知道,近些年來,英特爾和AMD之間在CPU上的競爭很是激烈。而伴隨著大規模數據中心的發展,讓CPU承擔所有的計算任務似乎是有些困難,于是GPU逐漸加入了進來——CPU適合日常進行的通用計算,側重主要在整數計算方面,而GPU在浮點運算和并行處理方面占據巨大優勢,如果能夠將兩者優勢結合起來,更強大的處理器就會誕生,因此,AMD和英特爾也先后啟動了相關GPU的項目。CPU與GPU如果相集成,也就成為了近些年來備受關注的Chiplet模式。對于Chiplet來說,封裝就顯得十分重要。而AMD的X3D,英特爾的Foveros 3D,都是發展Chiplet的基礎。

CPU和GPU的整合會推動百億級別的超算的發展,而這或許也會將英特爾與AMD之間的競爭帶到另外一個階段。據外媒報道稱,AMD和Intel都贏得了美國DOE百億級超級計算機的合同。

除此以外,臺積電也在積極發展3D封裝業務。據相關報道顯示,2019年4月,臺積電完成全球首顆3D IC封裝技術,預計2021年量產。業界認為,臺積電正式揭露3D IC封裝邁入量產時程,意味全球芯片后段封裝進入真正的3D新紀元,臺積電掌握先進制程優勢后,結合先進后段封裝技術,對未來接單更具優勢,將持續維持業界領先地位。

格芯亦投身于3D封裝領域,2019年8月,格芯宣布采用12nm FinFET工藝,成功流片了基于ARM架構的高性能3D封裝芯片。據相關報道顯示,3D 封裝解決方案(F2F)不僅為設計人員提供了異構邏輯和邏輯 / 內存整合的途徑,而且可以使用最佳生產節點制造,以達成更低的延遲、更高的帶寬,更小芯片尺寸的目標。另外,格芯還表示,因為當前的12納米工藝成熟穩定,因此目前在3D空間上開發芯片更加容易,而不必擔心新一代 7 納米工藝所可能帶來的問題。

從數據來看,據相關資料顯示,與傳統封裝相比,使用3D技術可縮短尺寸、減輕重量達40-50倍;在速度方面,3D技術節約的功率可使3D元件以每秒更快的轉換速度運轉而不增加能耗,寄生性電容和電感得以降低,同時,3D封裝也能更有效地利用硅片的有效區域。基于3D封裝的種種優勢,或許,未來將有更多的玩家參與其中。

存儲產品的3D時代


伴隨著三星、美光、東芝、英特爾紛紛開始投入到3D NAND的生產和研發中來,存儲產品也開始走向了3D時代。在這些廠商發展3D閃存的過程當中,也衍生了一些新的技術,來助力其閃存產品向3D方向發展。其中,就包括了三星的V-NAND、東芝的BiCS技術3D NAND、英特爾的3D XPoint等。

三星在3D NAND閃存上首先選擇了CTF電荷擷取閃存(charge trap flash,簡稱CTF)路線,相比傳統的FG(Floating Gate,浮柵極)技術難度要小一些。最終,三星量產的是VG垂直柵極結構的V-NAND閃存,目前已經發展了六代V-NAND技術。據三星官方消息顯示,新款 V-NAND 運用三星電子有的“通道孔蝕刻”技術,向前代 9x 層單堆疊架構增加了約 40% 單元。這是通過構建由 136 層組成的導電模具堆棧,然后垂直自上而下穿過圓柱孔,形成統一的 3D 電荷擷取閃存 (CTF) 單元實現的。


東芝方面,東芝的BiCS閃存是Bit Cost Scaling,強調的就是隨NAND規模而降低成本,號稱在所有3D NAND閃存中BiCS技術的閃存核心面積最低,也意味著成本更低。此外,鎧俠今年推出的UFS 3.1嵌入式Flash閃存芯片,同樣是基于東芝BiCS 3D存儲技術打造,設計容量包括128GB、256GB、512GB和1TB,主控和閃存都按照規范要求封裝在11.5 x 13mm的尺寸之內。去年12月,鎧俠還宣布,其已開發出一種名叫“Twin BiCS FLASH”的新式半圓形 3D 存儲單元結構。據悉,與傳統循環設計的電荷陷阱單元相比,鎧俠首創的這種半圓形 3D 浮柵單元結構,具有更大的編程 / 擦除窗口和斜率,且單元尺寸做到了更小。

而SK海力士方面,則在去年6月宣布了其關于4D NAND的進展。據相關報道顯示,SK海力士將在世界上首次開發和量產128層1Tb級的TLC(Triple-Level cell,三層單元格)4D Nand閃存。據悉,在占據NAND市場85%以上的TLC產品中,SK海力士是第一個推出1Tb級產品的公司。

3D XPoint則是由英特爾美光科技于2015年7月發布的非易失性存儲器(NVM)技術。英特爾為使用該技術的存儲設備冠名Optane,而美光稱之為QuantX。2019年初,英特爾和美光在3D存儲芯片市場上的合作走到了盡頭。在3D Xpoint技術上,英特爾率先在2017年完成了3D Xpoint的商業化,推出了傲騰,而2019年11月,美光也終于拿出了自己的QuantX。而根據最新的一些消息來看,英特爾下一代采用3D XPoint的產品或許將要延后發布。根據DOIT的報道顯示,在英特爾最新的年度報告中顯示,英特爾或將從美光購買3D Xpoint芯片。

此外,長江存儲也在3D NAND上有所突破,并推出了其獨特的Xtacking技術。據相關報道顯示,傳統3D NAND架構中,外圍電路約占芯片面積的20—30%,降低了芯片的存儲密度。隨著3D NAND技術堆疊到128層甚至更高,外圍電路可能會占到芯片Xtacking技術將外圍電路連接到存儲單元之上,從而實現比傳統3D NAND更高的存儲密度。據悉,長江存儲的64層3D NAND閃存產品將在2020年進入大規模量產,此外,長江存儲還將在今年跳過96層,直接投入128層閃存的研發和量產工作。

結語


芯片從二維走向三維的過程中,出現了很多新技術,這些新技術的出現,不僅突破了某個行業內的瓶頸,也促進了半導體產業的繼續創新。同樣,在技術變革的過程中,半導體企業也要面臨著新的競爭,這種競爭也為新進玩家帶來了發展壯大的機會。

 

鄭重聲明:本文資源、信息來源于網絡,完全免費共享,僅供學習和研究使用,版權和著作權歸原作者所有,如有不愿意被轉載的情況,請通知我們刪除已轉載的信息。發布此信息目的在于傳播更多信息,與本網站立場無關。不保證該信息(包括但不限于文字、數據及圖表)準確性、真實性、完整性等。